ZL30265LDG1

特性：四个灵活的输入时钟：一个晶体/CMOS输入， 两个差分/CMOS输入， 一个单端/CMOS输入； 任何输入频率从9.72MHz到1.25GHz（CMOS最大300MHz）； 活动监视器， 自动或手动切换； 通过引脚或寄存器实现无干扰时钟切换。 6或10个任意频率、任意格式的输出：任何输出频率从1Hz到1045MHz； 两个分数N APLL， 误差为0ppm； 每个APLL有一个分数分频器和一个整数分频器， 共四个独立的频率组； 整数乘法和分频器的输出抖动低至0.17ps RMS（12kHz-20MHz）； 分数分频器的输出抖动通常 < 1ps RMS， 许多频率 < 0.5ps RMS； 每个输出有一个独立的分频器； 每个输出可配置为LVDS、LVPECL、HCSL、2xCMOS或HSTL； 在2xCMOS模式下， P和N引脚可以是不同的频率（如125MHz和25MHz）； 多个输出电源电压组， CMOS输出电压从1.5V到3.3V； 精确的输出对齐电路和每个输出的相位调整。 每个输出可启用/禁用， 无干扰启动/停止（停止高或低）。 上电时从外部（ZL30264或6）或内部（ZL30265或7）EEPROM自动自配置； 最多8种配置可通过引脚选择。 应用：各种设备类型中的频率转换和频率合成