XD74LS112
IC
DIP-16
可供量大可议
XD74LS112
这些器件包含独立的J - K负边沿触发触发器。 预设和清零输入端为低电平时， 无论其他输入端电平如何， 都能设置或复位输出端。 当预设和清零端无效（高电平）时， 满足建立时间要求的J和K输入端数据会在时钟脉冲的负边沿传输至输出端
品牌
XINLUDA
封装
DIP-16
库存
127
货期
现货
XD74LS112参数
| 封装 | DIP-16 |
|---|---|
| 品牌 | XINLUDA(信路达) |
| MOQ / SPQ | 1 / 1 |
| 分类 | 触发器 |
|---|---|
| 库存 | 127 |
XD74LS112概述
这些器件包含独立的J - K负边沿触发触发器。 预设和清零输入端为低电平时， 无论其他输入端电平如何， 都能设置或复位输出端。 当预设和清零端无效（高电平）时， 满足建立时间要求的J和K输入端数据会在时钟脉冲的负边沿传输至输出端
XD74LS112特性
暂无产品特性。
XD74LS112应用领域
暂无应用领域。