SY89875UMG

该低偏斜、低抖动设备能够接受高速（如 622MHz 或更高）的 CML、LVPECL、LVDS 或 HSTL 时钟输入信号， 并使用可编程分频器对频率进行分频， 以创建输入时钟的较低速度版本。 可用的分频比为 2、4、8 和 16， 或直接通过。 差分输入缓冲器具有独特的内部端接设计， 允许通过 VT 引脚访问端接网络。 此功能使设备能够轻松连接到不同的逻辑标准。 包含一个 VREF-AC 参考， 用于交流耦合应用。 /RESET 输入异步复位分频器。 在直通功能（除以 1）中， /RESET 在 IN 的下一个下降沿（/IN 的上升沿）同步启用或禁用输出。