SN74V293-7PZA

是极深、高速的CMOS先进先出（FIFO）存储器， 具有时钟控制的读写功能和灵活的×9 / ×18总线匹配数据流。 读写端口都有灵活的×9 / ×18总线匹配。 重传操作所需的周期固定且短。 从第一个字写入空FIFO到可以读取的时间， 即第一个字数据延迟周期， 是固定且短的。 这些FIFO特别适用于网络、视频、电信、数据通信和其他需要缓冲大量数据并匹配不等大小总线的应用。 每个FIFO都有一个数据输入端口（Dn）和一个数据输出端口（Qn）， 在主复位周期期间， 由外部控制引脚的输入宽度（IW）和输出宽度（OW）的状态决定， 二者均可采用18位或9位宽度。 输入端口由写时钟（WCLK）和写使能（WEN）输入控制。 当WEN有效时， 在WCLK的每个上升沿将数据写入FIFO