SN74S1051DR

设计用于减少反射噪声， 重复峰值正向电流为200 mA， 12位阵列结构， 适用于面向总线的系统。 该肖特基势垒二极管总线终端阵列旨在减少内存总线上的反射噪声。 该器件由一个12位高速肖特基二极管阵列组成， 适用于钳位到VCC和/或GND。