RS1G74XM

设计用于 1.65V 至 5.5V Vcc 操作。 低电平的预置 (PRE) 或清零 (CLR) 输入设置或重置输出， 而与其他输入的电平无关。 当 PRE 和 CLR 为高电平时， 满足建立时间要求的数据输入 (D) 上的数据在时钟脉冲的上升沿传输到输出。 时钟触发发生在电压电平上， 与时钟脉冲的上升时间没有直接关系。 在保持时间间隔之后， 可以更改 D 输入上的数据而不影响输出电平。