PGL25G-6IMBG324
自营可供
IC
MBG-324(15x15)
PGL25G-6IMBG324
建议使用前先进行烘烤
品牌
紫光同创
封装
MBG-324(15x15)
交期
现货
批次
—
PGL25G-6IMBG324参数
| 封装 | MBG-324(15x15) |
|---|---|
| 品牌 | 紫光同创 |
| MOQ / SPQ | 1 / 1 |
| 商品名称 | PGL25G-6IMBG324 |
| 包装方式 | 托盘 |
| 商品类型 | 可编程逻辑器件(CPLD/FPGA) |
| 分类 | 可编程逻辑器件(CPLD/FPGA) |
|---|---|
| 库存 | 117 |
| 功能特性 | 支持看门狗超时检测； 支持SEU检错纠错； 支持UID保护； 支持多版本位流回退功能； 支持热插拔 |
| 商品型号 | PGL25G-6IMBG324 |
| 单位 | 个 |
| 商品重量 | 0.001 |
PGL25G-6IMBG324概述
Logos系列可编程逻辑器件是全新低功耗、低成本FPGA产品， 采用完全自主产权的体系结构和主流的40nm工艺。 包含创新的可配置逻辑模块（CLM）、专用的18Kb存储单元（DRM）、算术处理单元（APM）、多功能高性能IO以及丰富的片上时钟资源等模块， 并集成了存储控制器（HMEMC）、模数转换模块（ADC）等硬核资源， 支持多种配置模式， 同时提供位流加密、器件ID（UID）等功能以保护用户的设计安全。 能够广泛适用于视频、工业控制、汽车电子和消费电子等多个应用领域。
PGL25G-6IMBG324特性
- 低成本、低功耗
- 低功耗、成熟的40nm CMOS工艺
- 低至1.1V的内核电压
- 支持多种标准的IO
- 多达308个用户IO， 支持1.2V、1.5V、1.8V、2.5V、3.3V IO标准
- 支持HSTL、SSTL存储接口标准
- 支持MIPI D
- PHY接口标准
- 支持LVDS、MINI
- LVDS、SUB
- LVDS、SLVS（MIPI二线电平标准）、TMDS（应用于HDMI、DVI接口）等差分标准
- 可编程的IO BUFFER， 高性能的IOLOGIC
- 灵活的可编程逻辑模块CLM
- LUT5逻辑结构每个CLM包含4个多功能LUT5、6个寄存器
- 支持快速算术进位逻辑
- 支持分布式RAM模式
- 支持级联链
- 支持多种读写模式的DRM
- 单个DRM提供18Kb存储空间， 可配置为2个独立的9Kb存储块
- 支持多种工作模式， 包括单口（SP）RAM、双口（DP）RAM、简单双口（SDP）RAM、ROM以及FIFO模式
- 双口RAM和简单双口RAM支持双端口混合数据位宽
- 支持Normal
- Write， Transparent
- Write以及Read
- before
- Write写模式
- 支持Byte
- Write功能
- 高效的算术处理单元APM
- 每个APM支持1个18*18运算或2个9*9运算
- 支持输入、输出寄存器
- 支持48bit累加器
- 支持“Signed”以及“Unsigned”数据运算
- 集成存储控制器硬核HMEMC
- 支持DDR2、DDR3、LPDDR
- 单个HMEMC支持X8\X16数据位宽
- 支持标准的AXI4总线协议
- 支持DDR3 write leveling和DQSgate training
- DDR3最高速率达800Mbps
- 集成ADC硬核
- 10bit分辨率、1MSPS(独立ADC工作)采样率
- 多达12个输入通道
- 集成温度传感器
- 丰富的时钟资源
- 支持3类时钟网络， 可灵活配置
- 基于区域的全局时钟网络
- 每个区域有4个区域时钟， 支持垂直级联
- 高速IO时钟， 支持IO时钟分频
- 可选的数据地址锁存、输出寄存器
- 集成多个PLL， 每个PLL支持多达5个时钟输出
- 灵活的配置方式
- 支持多种编程模式
- JTAG模式符合IEEE 1149和IEEE1532标准
- Master SPI可选择最高8bit数据位宽， 有效提高编程速度
- 支持BPI X8/X16、Serial slave、Parallelslave模式
- 支持AES
- 256位流加密(2)， 支持64bitUID保护
- 支持SEU检错纠错
- 支持多版本位流回退功能
- 支持看门狗超时检测
- 支持编程下载
- 支持在线调试
PGL25G-6IMBG324应用领域
- 视频
- 工业控制
- 汽车电子
- 消费电子