MC14015BDR2G

由MOS P沟道和N沟道增强型器件构成， 采用单芯片结构。 由两个相同的、独立的4状态串行输入/并行输出寄存器组成。 每个寄存器有独立的时钟和复位输入， 以及一个串行数据输入。 寄存器状态为D型主从触发器。 数据在时钟上升沿从一级移到下一级。 当复位线施加高电平时， 每个寄存器可以清零。 适用于需要低功耗和/或抗干扰能力的缓冲存储和串行到并行转换。