IS43R16800E-6TLI

128-Mbit DDR SDRAM 采用流水线架构， 每个时钟周期可进行两次数据字访问， 实现高速数据传输。 134,217,728 位的存储阵列内部组织为四个 32Mb 的存储体， 以允许并发操作。 流水线允许读写突发访问几乎连续进行， 可选择连接或截断突发。 突发长度、突发序列和 CAS 延迟的可编程特性带来更多优势。 该器件有 16 位和 32 位数据字大小可选。 输入数据在数据选通信号的两个边沿在 I/O 引脚上寄存， 而输出数据参考数据选通的两个边沿和 CLK 的两个边沿。 命令在 CLK 的正边沿寄存。 提供自动刷新模式和自刷新模式。 所有 I/O 均与 SSTL_2 兼容。