EP1C3T100I7N

基于1.5-V、0.13-μm全层铜SRAM工艺， 密度高达20,060个逻辑单元（LE）和高达288 Kbits的RAM。 具有锁相环（PLL）用于时钟和专用双倍数据速率（DDR）接口， 以满足DDR SDRAM和快速循环RAM（FCRAM）内存要求， 是数据路径应用的经济高效解决方案。 支持各种I/O标准， 包括数据速率高达640 Mbps的LVDS， 以及66-和33-MHz、64-和32位的外围组件互连（PCI）， 用于与ASSP和ASIC设备接口和支持。 还提供新的低成本串行配置设备来配置。