ATMEGA64-16AU

ATmega64 是一种基于增强型 RISC 架构的低功耗 CMOS 8 位微控制器。 通过在单个时钟周期内执行强大的指令， ATmega64 可实现接近每 MHz 1 MIPS 的吞吐量， 使系统设计人员能够优化功耗与处理速度之间的平衡。 AVR 内核结合了丰富的指令集和 32 个通用工作寄存器。 所有 32 个寄存器都直接连接到算术逻辑单元 (ALU)， 允许在一个时钟周期内执行的单条指令访问两个独立的寄存器。 这种架构使得代码更高效， 同时实现了比传统 CISC 微控制器快十倍的吞吐量。 ATmega64 提供以下特性：64 K字节的带读写功能的在线可编程 Flash、2 K字节 EEPROM、4 K字节 SRAM、53 条通用 I/O 线、32 个通用工作寄存器、实时时钟 (RTC)、四个带有比较模式和 PWM 功能的灵活定时/计数器、两个 USART、面向字节的两线串行接口、8 通道 10 位 ADC（具有可选差分输入级和可编程增益）、带有内部振荡器的可编程看门狗定时器、SPI 串行端口、符合 IEEE std. 1149.1 标准的 JTAG 测试接口（也可用于访问片上调试系统和编程）， 以及六种软件可选的节能模式。 空闲模式停止 CPU 运行， 但允许 SRAM、定时/计数器、SPI 端口和中断系统继续运行。 掉电模式保存寄存器内容， 但冻结振荡器， 禁用所有其他芯片功能， 直到下一个中断或硬件复位。 在省电模式下， 异步定时器继续运行， 允许用户在设备其余部分休眠时保持定时基准。 ADC 噪声抑制模式停止 CPU 和所有 I/O 模块（除了异步定时器和 ADC）以最小化 ADC 转换期间的开关噪声。 在待机模式下， 晶体/谐振器振荡器运行而设备其余部分处于休眠状态。 这允许非常快速的启动并结合低功耗。 在扩展待机模式下， 主振荡器和异步定时器都继续运行。