ATF1502ASL-25AU44

ATF1502AS(L)是一款高性能、高密度的复杂可编程逻辑器件（CPLD）， 采用了成熟的电可擦除技术。 它拥有32个逻辑宏单元和多达36个输入， 能够轻松集成多个TTL、SSI、MSI、LSI和传统PLD的逻辑。 ATF1502AS(L)增强的路由开关矩阵增加了可用门数， 提高了引脚锁定设计修改成功的几率。 ATF1502AS(L)最多有32个双向I/O引脚和4个专用输入引脚， 具体数量取决于所选的器件封装类型。 每个专用引脚可作为全局控制信号、寄存器时钟、寄存器复位或输出使能。 这些控制信号可在每个宏单元中单独选择使用。 32个宏单元中的每一个都会产生一个内部反馈， 该反馈会连接到全局总线。 每个输入和I/O引脚也会接入全局总线。 然后， 每个逻辑块中的开关矩阵会从全局总线中选择40个独立信号。 每个宏单元还会产生一个反馈逻辑项， 连接到区域总线。 ATF1502AS(L)宏单元之间的级联逻辑能够快速、高效地生成复杂逻辑功能。 ATF1502AS(L)包含4条这样的逻辑链， 每条逻辑链最多可创建具有40个乘积项扇入的和项逻辑。 ATF1502AS(L)宏单元具有足够的灵活性， 能够支持高速运行的高度复杂逻辑功能。 宏单元由五个部分组成：乘积项和乘积项选择多路复用器或/异或/级联逻辑触发器输出选择和使能逻辑阵列输入编译器会自动禁用未使用的乘积项， 以降低功耗。 编程后的安全熔丝可保护ATF1502AS(L)的内容。 用户可访问两个字节（16位）的用户签名， 用于存储项目名称、部件编号、版本或日期等信息。 无论安全熔丝状态如何， 都可访问用户签名。 ATF1502AS(L)器件是一种在系统可编程（ISP）器件。 它使用行业标准的4引脚JTAG接口（IEEE Std. 1149.1）， 并完全符合JTAG的边界扫描描述语言（BSDL）。 ISP允许在不将器件从印刷电路板上移除的情况下进行编程。 除了简化制造流程外， ISP还允许通过软件在现场进行设计修改。 ATF1502AS(L)提供对所有输入和I/O引脚进行编程的选项， 以便使用引脚保持电路。 当任何引脚被驱动为高电平或低电平， 然后处于浮空状态时， 它将保持在之前的高电平或低电平。 该电路可防止未使用的输入和I/O线路浮空到中间电压电平， 从而避免不必要的功耗和系统噪声。 保持电路无需外部上拉电阻， 并消除了它们的直流功耗。 ATF1502AS(L)具有多种内置的速度和电源管理功能。 当没有逻辑转换发生时， ATF1502AS(L)中的电路会自动将器件置于低功耗待机模式。 这不仅能在非活动期间降低功耗， 还能为大多数运行速度低于50MHz的系统应用按比例节省功耗。 此功能可作为设计选项进行选择。 为进一步降低功耗， 每个ATF1502AS(L)宏单元都具有低功耗位功能。 该功能允许对单个宏单元进行配置， 以实现最大程度的节能。 此功能可作为设计选项进行选择。 ATF1502AS(L)还具有可选的掉电模式。 在这种模式下， 电流降至10mA以下。