PDIP-20
AT89LP4052-20PU
AT89LP2052/LP4052是一款低功耗、高性能的CMOS 8位微控制器, 配备2/4K字节的系统内可编程闪存。 该设备采用Atmel的高密度非易失性存储器技术, 并与行业标准MCS-51指令集兼容。 AT89LP2052/LP4052围绕增强型CPU核心构建, 可以每时钟周期从内存中获取一个字节。 在经典的8051架构中, 每次获取需要6个时钟周期, 迫使指令执行时间为12、24或48个时钟周期。 而在AT89LP2052/LP4052 CPU中, 指令只需要1到4个时钟周期, 提供了比标准8051高6至12倍的吞吐量。 70%的指令只需与它们执行字节数相同的时钟周期, 而大多数剩余指令仅需额外一个时钟周期。 增强型CPU核心能够提供20 MIPS的吞吐量, 而经典的8051 CPU在同一电流消耗下只能提供4 MIPS。 相反, 在与经典8051相同的吞吐量下, 新的CPU核心运行速度更低, 从而大大降低了功耗。
品牌
MICROCHIP
封装
PDIP-20
库存
1
货期
现货
AT89LP4052-20PU参数
| 封装 | PDIP-20 |
|---|---|
| 品牌 | MICROCHIP(美国微芯) |
| MOQ / SPQ | 1 / 1 |
| 分类 | 单片机(MCU/MPU/SOC) |
|---|---|
| 库存 | 1 |
AT89LP4052-20PU概述
AT89LP2052/LP4052是一款低功耗、高性能的CMOS 8位微控制器, 配备2/4K字节的系统内可编程闪存。 该设备采用Atmel的高密度非易失性存储器技术, 并与行业标准MCS-51指令集兼容。 AT89LP2052/LP4052围绕增强型CPU核心构建, 可以每时钟周期从内存中获取一个字节。 在经典的8051架构中, 每次获取需要6个时钟周期, 迫使指令执行时间为12、24或48个时钟周期。 而在AT89LP2052/LP4052 CPU中, 指令只需要1到4个时钟周期, 提供了比标准8051高6至12倍的吞吐量。 70%的指令只需与它们执行字节数相同的时钟周期, 而大多数剩余指令仅需额外一个时钟周期。 增强型CPU核心能够提供20 MIPS的吞吐量, 而经典的8051 CPU在同一电流消耗下只能提供4 MIPS。 相反, 在与经典8051相同的吞吐量下, 新的CPU核心运行速度更低, 从而大大降低了功耗。
AT89LP4052-20PU特性
暂无产品特性。
AT89LP4052-20PU应用领域
暂无应用领域。
