74LVC1G74DP-JSM
IC
TSSOP-8
可供量大可议
74LVC1G74DP-JSM
是一款单正沿触发 D 型触发器, 具有独立的数据 (D)、时钟 (CP)、置位 (SD) 和复位 (RD) 输入, 以及互补的 Q 和 Q 输出。 D 输入上满足建立和保持时间要求的数据, 将在时钟从低到高转换时存储在触发器中, 并出现在 Q 输出端。 输入可以由 3.3V 或 5V 器件驱动, 此特性允许该器件在混合 3.3V 和 5V 环境中用作转换器。 所有输入均具有施密特触发功能, 使电路能够容忍较慢的输入上升和下降时间。 该器件针对使用 I_OFF 的部分掉电应用进行了全面规范。 I_OFF 电路可禁用输出, 防止器件掉电时产生潜在的破坏性回流电流。
品牌
JSMSEMI
封装
TSSOP-8
库存
1,855
货期
现货
74LVC1G74DP-JSM参数
| 封装 | TSSOP-8 |
|---|---|
| 品牌 | JSMSEMI(杰盛微) |
| MOQ / SPQ | 1 / 5 |
| 分类 | 触发器 |
|---|---|
| 库存 | 1855 |
74LVC1G74DP-JSM概述
是一款单正沿触发 D 型触发器, 具有独立的数据 (D)、时钟 (CP)、置位 (SD) 和复位 (RD) 输入, 以及互补的 Q 和 Q 输出。 D 输入上满足建立和保持时间要求的数据, 将在时钟从低到高转换时存储在触发器中, 并出现在 Q 输出端。 输入可以由 3.3V 或 5V 器件驱动, 此特性允许该器件在混合 3.3V 和 5V 环境中用作转换器。 所有输入均具有施密特触发功能, 使电路能够容忍较慢的输入上升和下降时间。 该器件针对使用 I_OFF 的部分掉电应用进行了全面规范。 I_OFF 电路可禁用输出, 防止器件掉电时产生潜在的破坏性回流电流。
74LVC1G74DP-JSM特性
暂无产品特性。
74LVC1G74DP-JSM应用领域
暂无应用领域。
